# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-238555

(43) Date of publication of application: 24.10.1991

(51)Int.Cl.

G06F 15/60

(21)Application number : 02-035402

(71)Applicant : NEC CORP

(22)Date of filing:

15.02.1990


(72)Inventor: KAWARABAYASHI MASAMICHI

### (54) TIMING ADJUSTMENT SYSTEM

## (57)Abstract:

PURPOSE: To adapt this timing adjustment system to timing constraint conditions by moving the clock cycle of a part which do not match the timing constraint conditions to its precedent or trailing clock cycle within a range wherein the whole logical processing contents do not change.

CONSTITUTION: A timing adjustment part 4 compares the delay time of each path which operates in each clock cycle calculated by a timing analysis part 3 with the timing constraint conditions and if there is a part which is not adaptive, the operation of this part which is not adaptive is moved to the clock cycle right before or behind the current clock cycle within the range wherein the logical operation contents of an object logic circuit do not change, and then reorganized. Therefore, the delay time of each path which operates in each clock cycle matches the timing constraint conditions. Consequently, the logic circuit which satisfies the timing constraint conditions is obtained without increasing the circuit scale.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

# BEST AVAILABLE COPY

#### . 19 日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平3-238555

®int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)10月24日

G 06 F 15/60

360 K

8125-5B

審査請求 未請求 請求項の数 2 (全3頁)

図発明の名称

タイミング調整システム

②特 \ 願 平2-35402 ②出 願 平2(1990)2月15日

⑫発 明 者

個代 理 人

河原林

弁理士 内 原

· 政 道 東京都

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社

東京都港区芝5丁目7番1号

明細書

発明の名称

タイミング調整システム

#### 特許請求の範囲

が前記タイミング制約条件に適合するようにするタイミング調整部と、前記論理回路記述情報・タイミング制約条件、前記タイミング解析部の算出結果・及び前記タイミング調整部による中間結果、最終結果を記憶する記憶部とを有することを特徴とするタイミング調整システム・

発明の詳細な説明

## 〔産業上の利用分野〕

本発明は、タイミング調整システムに関し、特に対象とする論理回路の各クロックサイクル内の各パスが与えられたタイミング制約条件に適合するように回路を構成するタイミング調整システムに関する。

#### 〔従来の技術〕

従来、この種のタイミング調整システムは、論理設計された論理回路に対して、1つのクロックサイクル内で動作する各パスをとりだし、これをパスの各ゲートの遅延時間などから算出となりの各パスの入力から出力までの遅延時間を出し、その結果、タイミング制約条件に適合しなかり、た場合、該当するおうに、再設計していた。

また、1つのクロックサイクル内で動作する各パスについて、その入力から出力までの遅延時間にタイミング制約条件をあらかじめ考慮した上で 論理設計を行っていた。

(発明が解決しようとする課題)

#### (実施例)

次に、本発明の実施例について図面を参照して説明する。

第1 図は本発明の一実施例を示すブロック図である。

この実施例は、対象とする論理回路の論理処理 内容、構成素子、これら各構成素子の遅延時間及 びこれら構成素子の接続情報を含む論理回路記述 上述した従来のタイミング調整システムは、1 つのクロックサイクル内で所望のタイミング制約 条件を満足するように論理を構成するように設計 を行うため、回路規模が大きくなったり、そのク ロックサイクル内では、所望の論理を機能を与え られたタイミング制約条件内で実現できないとい う欠点があった。

本発明の目的は、回路規模を増大させることなくタイミング制約条件を満足する論理回路を実現することができるタイミング調整システムを提供することにある。

#### 〔課題を解決するための手段〕

本発明のタイミング調整システムは、対象とする論理回路の論理処理内容、構成素子の接延時間及びこれら構成素子の接延時間及びこれら構成素子の接近情報を含む論理回路記述情報を入力するタイミング制約条件を入力する制約条件入力部と、前記論理回路記述情報により各クロックサイクル内で動作する各パスの遅延時間を算出するタイミング解析

情報を入力する論理記述入力部1と、対象とする **論理回路の動作に対するタイミング制約条件を入** 力する制約条件入力部2と、入力された論理回路 記述情報により各クロックサイクル内で動作する 各パスの遅延時間を算出するタイミング解析部3 と、このタイミング解析部3で算出された各クロ ックサイクル内で動作する各パスの遅延時間を、 タイミング制約条件と比較し適合していない部分 があれば、対象とする論理回路の論理処理内容に 変化が生じない範囲で、この適合しない部分の動 作を今までのクロックサイクルの前又は後のクロ ックサイクルに移して再編成し、各クロックサイ クル内で動作する各パスの遅延時間がタイミング 制約条件に適合するようにするタイミング調整部 4 と、入力された論理回路記述情報,タイミング 制約条件、タイミング解析部3の算出結果、及び タイミング調整部4による中間結果、最終結果等 を記憶する記憶部5と、タイミング調整結果の治 理回路記述情報等を出力する出力部6とを有する 構成となっている。

次に、この実施例の動作について説明する。

機能設計結果から、自動設計もしくは人手設計された対象とする論理回路の論理処理内容、構成素子、これら構成素子の遅延時間、これら構成素子の接続情報等を含む論理回路記述情報は論理記述入力部1から、また、タイミング調整を行うための論理回路に対するタイミング制約条件は制約条件入力部2から入力され、それぞれ内部データ構造に変換されて記憶部5に格納される。

タイミング解析部3は、記憶部5に記憶されている論理回路記述情報を利用して、対象とする論理回路の各クロックサイクル内での各バスの遅延時間の算出を行い、記憶部5へ格納する。

タイミング調整部4は、制約条件判定手段と回路抽出再編成手段とタイミング検査手段とを含んで構成され、第2図の流れ図に示すステップで所定の機能を達成する。

まず、制約条件判定手段により、記憶部5に記憶されている各クロックサイクルの各パスの遅延時間とタイミング制約条件とを比較し、適合して

いるか否かを判別し適合していない部分を選択する(ステップS1)。

次に、回路抽出再編成手段により、タイミング 制約条件に適合しない部分を抽出し、この部分に 対し対象とする論理回路の論理処理内容が変化し ない範囲で、動作するクロックサイクルを今まで のクロックサイクルの前又は後のクロックサイク ルに移動させ、これらクロックサイクルと関連す る部分の再編成を行う(ステップS2)。

タイミング検査手段は、再編成後の各クロックサイクル内の各パスの遅延時間がタイミング制約条件に適合しているか否かを検査し、適合していなければ回路抽出再編成手段に戻し(ステップS3)、ステップS2、S3の処理をくり返す。

適合すればステップS4で全てのタイミング調整が終了したか否かを判定し、未終了であればステップS1に戻り、終了であれば、タイミング調整結果を記憶部5に格納する。

そして、記憶部5に格納されたタイミング調整 が済んだ論理回路記述情報等を出力部6により出

カする.

#### (発明の効果)

以上説明したように本発明は、タイミング制約条件に適合しなかった部分のクロックサイクルを、全体の論理処理内容が変化しない範囲のクロックサイクルの前又は後に移し、再綴成する構成とすることにより、1つのクロックサイクル内に納めるように構成素子を再設計する必要がないので、回路規模を増大させることなくタイミング制約条件を満足する論理回路を実現することができる効果がある。

#### 図面の簡単な説明

第1図は本発明の一実施例を示すブロック図、第2図は第1図に示された実施例のタイミング調整部の動作を説明するための流れ図である。

1 … 論理記述入力部、2 … 制約条件入力部、3 … タイミング解析部、4 … タイミング調整部、5 … 記憶部、6 … 出力部、S 1 ~ S 4 … ステップ・代理人 弁理士 内 原 晋

